FPGA realizacija generatora pseudo-slučajnih brojeva

[pesovic]

U okviru ovog diplomskog rada realizovao bi se generator pseudo-slučajnih brojeva. Pseudo-slučajni brojevi predstavljaju brojeve koji su generisani po nekom algoritmu i imaju osobine slične slučajnim brojevima. Niz pseudo-slučajni brojeva se dobija na potpuno određen način sa relativno malim brojem zadatih početnih vrednosti i nakon nekog broja elemenata počinje periodično da se ponavlja.
Generator pseudo-slučajnih brojeva će biti implementiran u VHDL jeziku a potom će biti implementiran na Xilinx Spartan 3E FPGA razvojnom sistemu.