Arhitektura TFaComin procesora

Koristeći arhitekturu TFaCo procesora izvršena je specifikacija arhitekture novog procesora koji je dobio ime TFaComin. Ovaj procesor ima instrukciju dužine 15 bita, od kojih 4 bita definišu operaciju, a 12 bitova predstavlja adresni deo instrukcije. Dužina procesorske reči je 16 bita, a istu dužinu ima i memorijska reč. Arhitektura ovog procesora odgovara akumulatorskoj mašini pa su instrukcije jednoadresne. Omogućeno je:

• Direktno memorijsko adresiranje
• Neposredno adresiranje

Skup operacija koje procesor može da izvrši je:

1. HALT – Zaustavljanje programa
2. LI – Punjenje akumulatora neposrednim operandom
3. LOAD – Punjenje akumulatora podatkom iz memorije
4. STORE – Pamćenje sadržaja akumulatora u memoriji
5. ADD – Sabiranje
6. SUB – Oduzimanje
7. NOT – Logička negacija
8. OR – Logičko ILI
9. AND – Logičko I
10. XOR – Ekskluzivno ILI
11. IN – Punjenje akumulatora podatkom iz I/O uređaja
12. OUT – Slanje podatka u I/O uređaj
13. JZ – Skok ako je rezultat nula
14. JN – Skok ako je rezultat negativan
15. JC – Skok ako postoji prenos
16. JMP – Bezuslovni skok

Kompletna specifikacija arhitekture procesora data je u datoteci Specifikacija arhitekture procesora[PDF].

Asembler procesora

U okviru diplomskog rada Ilije Damjanovića, 2009. godine realizovan je asembler za razmatrani procesor. Tekst diplomskog rada dat je u datoteci „Asembler procesora“ [PDF]. Za realizaciju asemblera korišćen je Visual Basic iz programskog paketa MS Visual Studio 6.0.

Kasnije, 2014. godine asistent Dejan Vujičić je ovaj asembler realizovao u C# programskom jeziku. Na kraju 2016. godine u okviru svoga diplomskog rada Aleksandra Jovanović je realizovala ovaj asembler u JAVA programskom jeziku, kao WEB aplikaciju. Tekst ovog diplomskog rada dat je u datoteci „WEB bazirani asembler“ [PDF].